Chapter 1. 나의 생각
빛의 시대가 온다
빛의 시대가 오고 있습니다. AI 반도체가 처리하는 데이터가 폭증하면서, 이제 전기로만 데이터를 주고받는 방식은 발열과 전력 소모의 한계에 부딪히고 있습니다.
그래서 칩 바로 옆에서 데이터를 빛으로 바꿔 보내는 ‘CPO’라는 기술이 주목받고 있습니다. 그런데 핵심은 환경입니다. 빛을 버티게 만드는 패키징, HBM, 그리고 MLCC 전력망입니다. 저는 삼성의 숨은 경쟁력은 바로 여기에 있다고 생각합니다. 패키징, HBM, MLCC 모두 할 수 있는 전세계 유일한 기업 집단이 삼성입니다.
실리콘 포토닉스는 반도체 안에서 데이터를 전기 대신 빛으로 보내는 기술입니다. CPO는 그 빛의 통로를 AI 칩 바로 옆까지 끌고 와, 발열과 전력 소모를 줄이려는 차세대 패키징 방식입니다.
사실 하나하나 따지고 보면 삼성보다 우수한 기업들은 많습니다. 예를 들어 HBM으로 따진다면 삼성전자가 HBM4에선 SK하이닉스보다 속도는 앞섰지만, 여전히 점유율에서는 밀리고 있습니다. 패키징과 파운드리로 간다면 TSMC에게 크게 밀립니다.
사실 여기선 경쟁이 되지 않는 격차가 현재로썬 벌어져 있습니다. MLCC로 간다면 삼성전기가 잘 하고 있지만, 일본의 무라타 제작소 점유율의 절반 정도입니다. 그렇기에 파운드리로만 본다면 삼성 파운드리는 비판할 점도 많고, HBM에서 역시 그러한 점이 분명 있습니다. 저 역시 그런 의미로 비판적인 내용의 리포트를 여러 차례 발표했었지요.
하지만 한명 한명이 아니라 팀 전체로 본다면, 이 비판점들이 크게 상쇄되는 경향은 있습니다. 왜냐면 이 모든 것을 할 수 있는 기업은 삼성 뿐이기 때문입니다.
빅테크도 주목하는 ‘CPO’
CPO(Co-Packgaed Optics)는 근래 업계에서 굉장히 주목받는 기술인데, 실리콘 포토닉스라는 광 반도체를 핵심 칩과 함께 포장해서 같이 파는 것이라고 생각하시면 됩니다.
패키징은 이름 그대로 ‘포장’인데, 반도체를 보호하고 전선을 연결하고, 신뢰성을 높여주는 작업입니다. 반도체의 신호 전달 방식은 전기인데, 이걸 빛으로 바꿔주는 반도체가 실리콘 포토닉스라고 생각해주시면 됩니다.
이게 필요해지는 이유는 당연히 AI 때문입니다. 데이터를 빠르게 처리하고 이동시키는 것이 중요해지기 때문이에요. 실제로 최근 TSMC가 세미(SEMI) 포럼에서 올해 하반기부터 실리콘 포토닉스(SiPh) 기반 CPO 패키징 상용화에 들어가겠다고 공식 선언했습니다.
엔비디아는 광트랜시버 기업 Marvell Technology에 대규모 자금을 투입하며 ‘빛의 생태계’를 구축하고 있습니다. 이 소식이 나오자 시장은 곧바로 “TSMC가 또다시 애플과 엔비디아를 등에 업고 패권을 잡는다”는 반응을 내놨고, 2028년 양산 로드맵을 공개한 삼성전자에는 늦었다는 평가가 따라붙었습니다.
기존 전기적 패키징과 CPO 패키징의 제약 조건 비교. CPO는 단순한 전기적 연결을 넘어서 열 안정성과 나노 단위의 광학적 정렬까지 동시에 극복해야 하는 극한의 엔지니어링 영역임을 시사합니다. [2]
하지만 이런 해석은 기술의 겉면만 훑은 수준입니다. 지금 벌어지는 변화는 단순히 더 빠른 통신 케이블을 도입하는 문제가 아닙니다. 반도체 패키징 역사상 가장 폭력적이고 근본적인 패러다임의 전환입니다.
기존 반도체 산업은 전자를 얼마나 빠르고 정교하게 움직이느냐의 경쟁이었습니다. 더 미세한 회로를 만들고, 더 많은 전류를 밀어 넣고, 더 촘촘한 구리 배선을 깔아 성능을 끌어올렸습니다. 그런데 AI 시대가 시작되자 GPU와 메모리 사이를 오가는 데이터 양이 폭증하면서, 구리선이 발열과 전력 소모를 감당하지 못하기 시작한 겁니다. 데이터가 많아질수록 전기는 열로 새어나가고 속도도 떨어집니다.
그래서 업계는 데이터를 전기가 아니라 빛으로 보내기 시작했습니다. 전기 신호를 광신호로 바꾸는 과정이 E-O(Electrical to Optical)이고, 반대로 빛을 다시 전기로 되돌리는 과정이 O-E(Optical to Electrical)입니다.
쉽게 말하면 칩 바로 옆에 초소형 광통신 장비를 붙이는 셈입니다. 원래 서버 바깥에서 처리하던 광통신 기능이 이제는 반도체 패키지 안으로 강제로 들어오고 있습니다.
이것은 단순히 해상도를 높이거나 선폭을 줄이는 장비 싸움이 아닙니다. 극도로 열에 민감한 광학 소자를, 섭씨 100도에 가까운 열을 내뿜는 AI 가속기(ASIC)와 동일한 기판 위에 올리는 생존의 게임입니다. 빛을 다루는 부품과 거대한 발열체를 한 패키지 안에 억지로 공존시키고 있는 셈입니다.
TSMC가 COUPE와 CoWoS로 첫 포문을 열었지만, 진짜 승부는 모든 소자가 통합되는 하이엔드 영역에서 갈립니다. 메모리(HBM), 로직 반도체, 첨단 패키징, 광엔진, 냉각 기술까지 하나의 시스템처럼 묶어야 하기 때문입니다. 이제는 개별 칩 성능만으로 경쟁하는 단계가 아닙니다.
삼성전자가 2028년을 지목한 것도 기술이 늦어서라기보다, 메모리(HBM), 파운드리(Logic), 첨단 패키징(Advanced Packaging)을 모두 내재화한 종합반도체기업(IDM)으로서 이 세 가지를 광엔진과 함께 하나의 거대한 3.5D 구조로 완성할 시간이 필요했기 때문입니다. 지금은 단순한 양산 뉴스보다, 이면에서 벌어지는 아키텍처의 혁명과 열역학의 한계를 누가 먼저 돌파하느냐를 봐야 할 시점입니다.
Chapter 2. 배경 및 원리
비등하는 원자로 옆에 놓인 얼음 조각상
현재 AI 반도체가 처한 상황을 직관적으로 비유하면 이렇습니다. 초거대 메가시티의 출퇴근 정체를 해결하기 위해 도로(구리선)를 끝없이 넓혔는데, 결국 도시 전체가 매연과 열기로 버티기 어려워진 상태입니다.
이를 해결하기 위해 등장한 CPO는 각 건물(XPU) 바로 옆에 빛으로 이동하는 순간이동 정거장, 즉 광엔진을 설치하는 개념에 가깝습니다. 멀리 돌아가는 구리 배선 대신, 데이터를 빛으로 바꿔 바로 옆 칩으로 보내는 방식입니다.
문제는 이 순간이동 정거장, 즉 광엔진이 열에 극도로 취약합니다. CPO 패키징의 진짜 고통은 열역학적 모순에서 출발합니다.
중앙에 놓이는 스위치 ASIC이나 GPU는 수백 와트(W)의 전력을 소모하며 끓어오르는 원자로와 같습니다. 반면 데이터를 빛으로 바꾸는 레이저와 마이크로링 모듈레이터(MRM)는 정반대 특성을 가집니다. MRM은 전기 신호를 광신호로 바꿔주는 초소형 광학 소자인데, 아주 미세한 온도 변화만 생겨도 빛의 파장이 흔들리고 신호가 틀어지는 정밀한 얼음 조각상입니다.
그런데 CPO는 이 두 부품을 불과 몇 밀리미터(mm) 거리 안에 함께 배치해야 합니다. 뜨거울수록 성능이 올라가는 연산 칩과, 열이 조금만 변해도 불안정해지는 광학 소자를 한 패키지 안에서 동시에 움직여야 하는 겁니다. 이것이 지금 CPO가 마주한 가장 잔혹한 물리적 난제입니다.
패키징의 룰이 바뀌다: 전기의 신뢰성에서 빛의 정렬로
32채널 광섬유 커넥터 내부 SEM 이미지. 127um 피치의 초미세 웨이퍼 레벨 광학 커플링 소자가 적용되어 있으며, CPO 조립 과정의 치명적 약점인 광학적 오정렬 문제를 극복하기 위한 핵심 디테일입니다. [4]
반도체 칩을 완성한 뒤에는 외부 회로와 연결하기 위한 포장 작업, 즉 패키징 공정을 거칩니다. 기존의 전기적 ASIC 패키징에서는 이 과정이 비교적 단순합니다. ASIC 패키징은 RDL이라는 재배선층으로 칩 내부 회로를 바깥으로 끌어내고, BGA라는 볼 형태의 납땜 단자로 기판에 붙입니다. 여기서 확인할 것은 전기가 제대로 통하는지, 끊어진 곳은 없는지를 보는 Open/Short 테스트만 통과하면 됩니다.
CPO는 데이터를 전기 신호가 아닌 빛으로 주고받는 광학 부품을 칩 패키지 안에 함께 넣는 기술입니다. 문제는 빛이 전기보다 훨씬 까다롭다는 데 있습니다. 전기는 도선만 이어지면 흐르지만, 빛은 보내는 쪽과 받는 쪽의 통로가 머리카락 굵기보다 훨씬 정밀하게 맞물려야 전달됩니다.
이 정밀도의 핵심이 FAU, 광섬유 어레이입니다.
FAU는 머리카락보다 가는 유리 섬유 수십 개를 한 묶음으로 정렬한 부품으로, 칩에서 나온 빛을 외부로 실어 나르는 통로 역할을 합니다. 이 통로가 단 1마이크로미터, 사람 머리카락 굵기의 약 70분의 1만큼만 틀어져도 빛은 엉뚱한 곳으로 새고 신호는 그대로 사라집니다.
패키징 과정에서 부품끼리 눌리고 밀리는 기계적 응력이나, 소재마다 다른 열팽창 계수(CTE) 때문에 이런 어긋남이 생깁니다. CTE는 온도가 올라갈 때 소재가 얼마나 늘어나는지를 나타내는 수치인데, 서로 다른 소재가 맞닿아 있으면 온도 변화에 따라 각각 다른 비율로 팽창하면서 미세한 뒤틀림이 발생합니다.
조립 공정에는 피할 수 없는 고비가 하나 있습니다. 260도에 달하는 리플로우 납땜입니다. 리플로우란 칩과 기판 사이의 납땜 볼을 한꺼번에 녹였다가 굳혀서 접합하는 공정인데, 이 온도에서 플라스틱 부품은 눈에 보이지 않을 만큼 미세하게 휘어집니다.
광학 부품을 고정하던 UV 경화 접착제, 자외선을 쬐어 굳히는 특수 접착제도 이 열에 성질이 변하면서 결합력을 잃습니다. 한번 틀어진 광학 정렬은 되돌릴 수 없습니다. 성능이 조금 떨어지는 정도가 아닙니다. 모듈 전체가 못 쓰게 됩니다.
CPO 패키징은 칩을 빈틈없이 쌓는 기술만으로 완성되지 않습니다. 열이 오르고 내리는 모든 순간에 나노미터 단위로 빛의 통로를 흐트러지지 않게 유지해야 합니다. 이건 부품 조립이 아니라, 온도 변화라는 폭풍 속에서 바늘귀에 실을 꿴 채로 버티는 것에 가깝습니다. CPO는 극한의 정밀 공학입니다.
Chapter 3. 결과
3.5D의 마법: 삼성 I-CubeE가 증명한 신호 무결성 (Signal Integrity)
CPO를 구현하기 위해 업계는 다양한 2.5D 및 3D 패키징을 시도하고 있습니다.
여기서 말하는 2.5D, 3D 패키징은 칩을 평면에 나란히 놓느냐, 위아래로 쌓느냐에 따른 구분입니다. 2.5D는 칩 여러 개를 하나의 중간 기판 위에 나란히 올려놓고 그 기판 안의 배선으로 서로 연결하는 구조이고, 3D는 칩을 아예 위아래로 포개어 수직으로 관통하는 배선을 뚫어 연결하는 구조입니다.
두 방식 모두 칩 사이의 거리를 줄여 데이터 전송 속도를 높이려는 목적에서 출발합니다.
삼성전자의 3.5D 패키징 ‘I-CubeE’와 기존 ‘I-CubeS’의 구조 비교. 값비싼 실리콘 인터포저 대신 유기 기판(RDL)과 국소적인 실리콘 브릿지를 결합해, 열 차단과 신호 무결성, 그리고 비용 효율성을 동시에 잡아낸 영리한 타협의 결과물입니다. [5]
가장 먼저 시도된 방법 중 하나가 실리콘 인터포저를 활용하는 2.5D 구조입니다. 인터포저(Interposer)는 칩과 칩 사이에 끼워 넣는 중간 연결판인데, 이것을 실리콘, 즉 반도체 소재로 만들면 그 위에 매우 가느다란 배선을 촘촘하게 깔 수 있습니다.
라우팅 밀도가 높다는 것은 이 배선을 빽빽하게 배치할 수 있다는 뜻이고, 열 전도율도 좋아서 칩이 뿜어내는 열을 비교적 잘 퍼뜨려 줍니다. 쉽게 말하면,통로도 많고 열 관리도 되니 얼핏 이상적인 선택처럼 보입니다.
하지만 치명적인 단점이 두 가지 있습니다. 첫째, 실리콘은 고주파 전기 신호가 지나갈 때 에너지를 흡수해 버리는 성질이 있습니다. 이를 RF 손실이라 부르는데, 데이터 전송 속도가 올라갈수록 신호의 주파수도 높아지기 때문에 빠른 통신이 필요한 CPO 환경에서는 심각한 걸림돌이 됩니다. 둘째, 열적 크로스톡 문제입니다. 크로스톡은 원래 서로 간섭하지 말아야 할 것들이 영향을 주고받는 현상을 뜻하는데, 열적 크로스톡은 한쪽 칩의 열이 인접한 다른 칩으로 넘어가는 것을 말합니다.
ASIC처럼 연산을 수행하는 칩은 동작 중 상당한 열을 내뿜고, 실리콘 인터포저는 열을 잘 전달하는 소재이기 때문에, 바로 옆에 놓인 광엔진(OE)까지 열이 고스란히 전해집니다. 광엔진은 전기 신호를 빛으로, 빛을 전기 신호로 바꿔주는 핵심 광학 부품인데, 빛을 다루는 소자는 온도에 극도로 민감해서 옆 칩의 열이 넘어오면 성능이 크게 흔들립니다.
이 지점에서 삼성이 꺼내든 것이 I-CubeE라는 아키텍처입니다. 2.5D도 아니고 3D도 아닌, 3.5D 패키징이라 부릅니다. 인터포저 전체를 값비싼 실리콘으로 만드는 대신, 기본 바탕은 유기 RDL 인터포저로 깔았습니다. 유기 RDL은 수지 같은 플라스틱 계열 소재 위에 재배선층, 즉 칩 연결 배선을 새긴 것으로, 실리콘보다 훨씬 싸고 열을 잘 전달하지 않는 특성이 있습니다.
열을 잘 전달하지 않는다는 것이 여기서는 오히려 장점입니다. ASIC이 뿜어내는 열이 유기 기판을 건너 PIC까지 넘어가기 어렵기 때문입니다. PIC(Photonic Integrated Circuit)는 빛의 경로를 칩 위에 구현한 광학 집적 회로로 열에 민감한 광학 소자들이 모여 있는 부품입니다. 유기 기판이 일종의 열 차단막 역할을 해주는 셈입니다. 그렇다고 유기 기판만으로는 칩 사이의 고속 통신을 감당하기 어렵습니다. 유기 소재는 실리콘처럼 촘촘한 배선을 새기기 힘들기 때문입니다.
삼성은 칩과 칩 사이에서 데이터가 가장 빽빽하게 오가는 병목 구간에만 실리콘 브릿지를 심었습니다. 실리콘 브릿지는 작은 실리콘 조각 위에 초미세 배선을 새긴 다리인데, 유기 기판 안에 부분적으로 매립하여 필요한 곳에서만 실리콘 수준의 배선 밀도를 확보합니다. 넓은 면적은 유기 기판으로 열을 차단하고, 핵심 통신 구간만 실리콘 브릿지로 속도를 올리는 구조입니다. 비용, 열 관리, 통신 속도 세 마리를 동시에 잡으려는 영리한 타협의 산물입니다.
삼성전자의 시뮬레이션 데이터에 따르면, I-CubeE 내부에서 XPU의 로직과 EIC의 로직을 연결하는 구간의 성능을 측정했습니다. XPU는 CPU, GPU 등 다양한 연산 칩을 통칭하는 표현이고, EIC(Electronic Integrated Circuit)는 광엔진을 제어하는 전자 회로 칩입니다. 이 둘 사이의 인터페이스로는 UCIe라는 표준 규격을 사용합니다.
UCIe는 서로 다른 칩끼리 하나의 패키지 안에서 데이터를 주고받기 위해 만든 업계 공통 통신 규약으로, 쉽게 말하면 칩과 칩이 대화하는 공용 언어입니다. 이 UCIe 기반의 Die-to-Die, 칩 대 칩 직접 연결 구간에서 주목할 만한 수치가 나왔습니다.
수 밀리미터 정도의 짧은 채널 길이에서 이퀄라이저의 도움 없이도 24Gbps와 32Gbps의 전송 속도를 완벽히 지원했습니다. 이퀄라이저는 전기 신호가 배선을 지나면서 약해지거나 일그러지는 것을 보정해 주는 장치인데, 이것 없이도 신호가 깨끗하게 도달했다는 뜻은 배선 자체의 품질이 그만큼 높다는 의미입니다.
이를 검증한 방법이 위 그림에서도 보실 수 있는 아이 다이어그램 측정입니다. 아이 다이어그램은 디지털 신호의 0과 1이 반복되는 파형을 겹쳐 그린 그래프로, 가운데 눈 모양의 빈 공간이 클수록 신호가 깨끗하고 오류 없이 구분된다는 것을 나타냅니다. 이 빈 공간의 크기를 아이 오프닝이라 부르며, 단위는 UI입니다. 24Gbps에서 0.734 UI, 32Gbps에서 0.662 UI의 아이 오프닝을 확보했다는 것은 신호가 충분히 선명하게 구분되고 있다는 뜻입니다. 속도가 올라가면 아이 오프닝은 자연히 줄어드는데, 32Gbps에서도 0.662 UI를 유지한 것은 상당히 넉넉한 여유입니다.
이 수치들은 전압 전달 함수(VTF)라는 측정 기준으로도 교차 검증됐습니다. VTF는 입력 신호가 배선을 거쳐 출력될 때 얼마나 원형을 유지하는지를 주파수별로 보여주는 지표입니다. 여기서 삽입 손실, 신호가 배선을 지나면서 약해지는 정도와 크로스톡, 인접한 배선끼리 신호가 간섭하는 정도가 모두 업계가 정한 엄격한 허용 범위 안에 안정적으로 들어왔습니다.
보이지 않는 디테일: TSV 최적화와 수동 소자의 극한 제어
삼성이 한 일은 구조를 바꾼 것이 아닙니다. 칩 내부의 미세한 부품 하나하나를 나노미터 단위로 깎아 가며 신호의 품질을 끌어올리고 있습니다. 그 대상이 PIC 내부의 TSV입니다. PIC는 빛의 경로를 칩 위에 구현한 광집적회로이고, TSV(Through-Silicon Via)는 실리콘 관통 전극입니다. 칩의 윗면과 아랫면을 수직으로 관통하는 아주 가느다란 구리 기둥이라고 보면 됩니다. 칩을 위아래로 쌓았을 때 층과 층 사이에 전기 신호를 전달하는 통로 역할을 합니다.
이 구리 기둥의 높이가 신호 품질에 직접적인 영향을 줍니다. 여기서 말하는 신호 무결성이란, 보낸 전기 신호가 도착 지점에서 원래 모양 그대로 깨끗하게 읽히는 정도를 뜻합니다. 쉽게 말하면 기둥이 길면 신호가 지나가는 거리도 늘어나면서 신호가 일그러지거나 약해질 여지가 커집니다.
삼성은 시뮬레이션을 통해 PIC 인터포저 내의 TSV 높이를 기존 100µm에서 30µm로 줄였을 때 어떤 변화가 생기는지 확인했습니다. 깎아낸 결과, 32Gbps 환경에서 아이 오프닝이 0.662 UI에서 0.723 UI로 약 10% 향상됐습니다. 이 수치가 올랐다는 것은 같은 속도에서 신호를 더 깨끗하게 읽어낼 수 있게 됐다는 뜻입니다.
더 나아가, 40Gbps라는 차세대 속도까지 내다봤습니다. 속도가 올라갈수록 신호는 더 빠르게 깜빡이고, 그만큼 잡음에 취약해집니다. 이 조건에서 핵심 변수로 떠오른 것이 수신기 측의 부하 정전 용량입니다. 정전 용량은 전하를 저장하는 능력을 뜻하는데, 수신기 회로에는 의도치 않게 전하가 잠깐 머무르는 미세한 저장 공간들이 존재합니다. 쉽게 말하면, 신호가 도착했을 때 찰나의 지체를 유발하는 작은 웅덩이 같은 것입니다. 이 웅덩이가 크면 신호의 전환이 느려지고 파형이 뭉개집니다.
삼성은 이 부하 정전 용량을 0.1 pF 수준까지 정밀하게 통제하면 40Gbps에서도 0.668 UI의 아이 오프닝을 확보할 수 있음을 수학적으로 증명했습니다.
이 과정이 보여주는 것은 삼성이 설계한 3.5D 패키징이 단순히 칩을 모아 둔 껍데기가 아니라, 각 컴포넌트의 전기적 기생 성분(Parasitic elements)을 극한으로 제어하는 거대한 고주파 시스템임을 의미합니다. 기생 성분이란 설계자가 의도하지 않았지만 물리적 구조 때문에 저절로 생겨나는 전기적 특성을 말합니다. 배선이 길면 저항이 생기고, 배선끼리 가까우면 서로 간섭하는 정전 용량이 생기며, 전류가 흐르면 자기장에 의한 인덕턴스가 생깁니다. 이런 것들은 회로도에는 없지만 실제 칩에는 기생충처럼 달라붙어 신호를 방해합니다.
속도가 낮을 때는 무시해도 괜찮지만, 수십 Gbps급 고주파 환경에서는 이 기생 성분 하나하나가 신호를 삼켜 버리는 주범이 됩니다.
삼성이 TSV 높이를 나노 단위로 깎고, 정전 용량을 피코패럿 단위로 쥐어짜는 이유가 바로 여기에 있습니다. 이 패키지는 거대한 고주파 시스템입니다. 광학 소자가 빛을 제대로 다루려면 그 아래를 흐르는 전기 신호부터 흐트러짐 없이 깨끗해야 하고, 삼성은 그 전기적 토대를 나노미터와 피코패럿의 세계에서 이미 다져 놓았습니다.
Chapter 4. 전망
보이지 않는 방패: AI 전력망의 붕괴를 막는 수동 소자
펄펄 끓는 열과 극심한 전력 변동이 발생하는 CPO 칩 바로 밑(Landside)에 고온용 초고용량 MLCC를 수직 배치하여, 시스템 붕괴를 원천 방어하는 전력 생태계의 핵심입니다. [8]
사람들은 화려한 AI 가속기와 빛의 속도에만 열광합니다. 이 거대한 시스템이 다운되지 않게 버텨주는 진짜 해자(The Real Moat)는 칩 바로 밑에 숨겨진 MLCC(적층세라믹커패시터)라는 초소형 부품입니다.
AI 칩은 평소에는 조용하다가도, 연산을 시작하면 순식간에 엄청난 양의 전기를 폭식합니다. 문제는 이 변화가 너무 빠르다는 데 있습니다. 전기가 순간적으로 부족해지면 전압이 급격히 흔들리고, 전기 신호에는 미세한 잡음이 생깁니다. 특히 광엔진은 이런 충격에 매우 민감합니다. 데이터를 빛으로 주고받는 장치라서, 아주 작은 전기적 흔들림만 생겨도 전체 시스템이 붕괴하는 겁니다.
이때 삼성전기의 AI 맞춤형 MLCC가 구원투수로 등판합니다. MLCC는 전기를 미리 저장해 두었다가, 칩이 갑자기 많은 전력을 요구하는 순간 즉시 전기를 공급합니다. 초소형 전력 저장고인 셈입니다. 덕분에 전압이 급격히 흔들리는 상황을 막고, AI 칩과 광엔진이 안정적으로 움직일 수 있게 받쳐줍니다. 겉으로 드러나는 것은 GPU와 광통신 기술이지만, 실제로 시스템을 끝까지 버티게 만드는 힘은 이런 보이지 않는 전력 안정화 부품에서 나옵니다.
최근 AI 데이터센터는 전력 소모가 너무 커지면서, 전기를 공급하는 방식 자체가 바뀌고 있습니다. 삼성은 전력을 공급하는 부품을 칩과 가장 가까운 위치에 붙이는 수직 전력 공급(VPD) 구조를 밀어붙이고 있습니다. 심지어 칩 바로 아래나 기판 내부까지 전력 공급망을 밀어 넣는 방식입니다.
거리가 짧아지면 전기가 이동하면서 새어 나가는 손실이 크게 줄어듭니다. 전압 흔들림과 노이즈도 함께 감소합니다. 특히 CPO 스위치 주변은 상황이 더 까다롭습니다. 데이터를 빛으로 처리하는 광엔진과 초고속 스위치가 좁은 공간 안에 밀집돼 있고, 내부 온도도 매우 높습니다. 그래서 삼성은 고온에서도 안정적으로 작동하는 특수 고용량 MLCC(X6S, X7T 등)를 집중 배치해 전압을 안정적으로 유지합니다.
결국 CPO 시대엔 칩(로직/메모리) + 기판 + 전력 공급망(MLCC)을 하나의 몸처럼 유기적으로 세팅할 수 있는 기업이 정말 중요해지게 됩니다. 그래야 초고속 AI 시스템이 멈추지 않고 돌아갑니다. 껍데기만 베끼려는 후발 주자들은 결코 따라올 수 없는, 가장 깊고 냉혹한 기술적 진입장벽이 바로 이 생태계에 있습니다.
CPO 시대는 HBM이 그러했듯, 올 수 밖에 없는 미래입니다. 그 미래를 위해 미리 준비를 해나가심을 권해드립니다.
| 
